SR flip flop ir 1 bita atmiņas bistabila ierīce ar divām ieejām, t.i., SET un RESET. SET ieeja “S” iestata ierīci vai rada 1. izvadi, un RESET ieeja “R” atiestata ierīci vai rada 0 izvadi. SET un RESET ieejas ir apzīmētas kā S un R , attiecīgi.
SR flip flop apzīmē 'Set-Reset' flip flop. Atiestatīšanas ieeja tiek izmantota, lai atgrieztu flip flopa sākotnējā stāvoklī no pašreizējā stāvokļa ar izeju “Q”. Šī izvade ir atkarīga no iestatīšanas un atiestatīšanas nosacījumiem, kas ir vai nu loģiskajā līmenī “0” vai “1”.
NAND vārtu SR flip flop ir pamata flip flops, kas nodrošina atgriezenisko saiti no abām izejām atpakaļ uz pretējo ievadi. Šo shēmu izmanto, lai atmiņas ķēdē saglabātu vienu datu bitu. Tātad SR flip flopam ir pavisam trīs ieejas, t.i., 'S' un 'R', un strāvas izeja 'Q'. Šī izvade “Q” ir saistīta ar pašreizējo vēsturi vai stāvokli. Termins 'flip-flop' attiecas uz ierīces faktisko darbību, jo to var 'pārslēgt' uz loģiskās kopas stāvokli vai 'atgriezt' atpakaļ pretējā loģikas atiestatīšanas stāvoklī.
NAND Gate SR Flip-Flop
Mēs varam ieviest iestatīšanas atiestatīšanas flip flop, savienojot kopā divus savstarpēji savienotus 2 ieejas NAND vārtus. SR flip flop ķēdē no katras izejas uz vienu no citām NAND vārtu ieejām ir pievienota atgriezeniskā saite. Tātad ierīcei ir divas ieejas, t.i., iestatiet 'S' un atiestatiet 'R' ar divām izejām Q un Q. Zemāk ir S-R flip flopa blokshēma un shēmas shēma.
Blokshēma:
Shēmas shēma:
Iestatījuma stāvoklis
Iepriekš redzamajā diagrammā, kad ieeja R ir iestatīta uz nepatiesu vai 0 un ieeja S ir iestatīta uz patiesu vai 1, NAND vārtiem Y ir ieeja 0, kas radīs izvadi Q' 1. Q' vērtība ir izbalējis uz NAND vārtiem “X” kā ieeju “A”, un tagad abas NAND vārtu “X” ieejas ir 1 (S=A=1), kas radīs izvadi “Q” 0.
Tagad, ja ieeja R tiek mainīta uz 1, bet 'S' paliek 1, NAND vārtu 'Y' ieejas ir R=1 un B=0. Šeit arī viena no ieejām ir 0, tātad Q' izeja ir 1. Tātad flip flopa ķēde ir iestatīta vai fiksēta ar Q=0 un Q'=1.
pārvēršot int par virkni
Atiestatīt stāvokli
Izvade Q' ir 0, un izvade Q ir 1 otrajā stabilajā stāvoklī. To nosaka ar R =1 un S = 0. Viena no NAND vārtu 'X' ieejām ir 0, un tās izeja Q ir 1. Izvade Q tiek izbalināta uz NAND vārtiem Y kā ieeju B. Tātad abas ieejas NAND vārti UN ir iestatīti uz 1, tāpēc Q' = 0.
Tagad, ja ievade S tiek mainīta uz 0 un “R” paliek 1, izvade Q būs 0 un stāvoklis nemainās. Tātad flip flop ķēdes atiestatīšanas stāvoklis ir fiksēts, un iestatīšanas/atiestatīšanas darbības ir definētas šajā patiesības tabulā:
No iepriekš minētās patiesības tabulas redzams, ka, ja iestatījums 'S' un atiestatīts 'R' ieejas ir iestatīts uz 1, izejas Q un Q būs vai nu 1, vai 0. Šīs izejas ir atkarīgas no ievades stāvokļa S vai R pirms pastāv ievades nosacījumi. Tātad, ja ieejas ir 1, izeju stāvokļi paliek nemainīgi.
Nosacījums, kurā abi ievades stāvokļi ir iestatīti uz 0, tiek uzskatīts par nederīgu, un no tā ir jāizvairās.