T flip flop, 'T' definē terminu 'Toggle'. In SR Flip Flop , mēs nodrošinām tikai vienu ievadi ar nosaukumu “Pārslēgt” vai “Trūkst”, lai izvairītos no starpstāvokļa gadījuma. Tagad šis flip-flop darbojas kā pārslēgšanas slēdzis. Nākamais izvades stāvoklis tiek mainīts ar pašreizējā stāvokļa izvades papildinājumu. Šis process ir pazīstams kā 'pārslēgšana'.
Mēs varam izveidot 'T Flip Flop', veicot izmaiņas 'JK Flip Flop'. 'T Flip Flop' ir tikai viena ieeja, kas tiek konstruēta, savienojot ieeju JK flip flops . Šo vienoto ievadi sauc par T. Vienkāršiem vārdiem sakot, mēs varam izveidot 'T Flip Flop', pārveidojot 'JK Flip Flop'. Dažreiz 'T Flip Flop' tiek saukts par vienas ievades 'JK Flip Flop'.
Ir dota 'T-Flip Flop' blokshēma, kur T definē 'pārslēgt ievadi' un CLK definē pulksteņa signāla ieeju.
T Flip Flop Circuit
Ir šādas divas metodes, kas tiek izmantotas, lai izveidotu T Flip Flop:
- Savienojot izejas atgriezenisko saiti ar ieeju 'SR Flips Flop'.
- Mēs nododam izvadi, ko iegūstam pēc T un Q XOR darbības veikšanasPREVizvadi kā D ieeju D Flip Flop.
Būvniecība
'T Flip Flop' ir izveidots, nododot UN vārtu izvadi kā ievadi 'SR Flip Flop' NOR vārtiem. “UN” vārtu ievades, pašreizējais izvades stāvoklis Q un tā papildinājums Q tiek nosūtīti atpakaļ uz katru UN vārti. Pārslēgšanas ievade kā ievade tiek nodota UN vārtiem. Šie vārti ir savienoti ar pulksteņa (CLK) signālu. 'T Flip Flop' kā pārslēgšanas ievade tiek nodota šauru trigeru impulsu sērija, kas maina flip flopa izvades stāvokli. 'T Flip Flop' shēmas shēma, izmantojot 'SR Flip Flop', ir parādīta zemāk:
'T Flip Flop' tiek veidots, izmantojot 'D Flip Flop'. D flip - flop gadījumā izvade pēc T ieejas XOR darbības veikšanas ar izvadi 'QPREV' tiek nodota kā D ievade. 'T-Flip Flop' loģiskā shēma, izmantojot 'D Flip Flop', ir norādīta zemāk:
Vienkāršākā D Flip Flop konstrukcija ir ar JK Flip Flop. Abas 'JK Flip Flop' ieejas ir pievienotas kā viena ieeja T. Zemāk ir T Flip Flop loģiskā shēma, kas tiek veidota no 'JK Flip Flop':
T Flip Flop patiesības tabula
Augšējie NAND vārti ir iespējoti, bet apakšējie NAND vārti ir atspējoti, kad izvade Q To ir iestatīta uz 0. iestatiet flip flopu 'iestatītā stāvoklī (Q=1)', trigeris laiž garām S ieeju flip flopā.
Augšējie NAND vārti ir atspējoti un apakšējie NAND vārti ir iespējoti, kad izeja Q ir iestatīta uz 1. Sprūda nodod R ieeju flip flopā, lai flip flops būtu atiestatīšanas stāvoklī (Q=0).
T-Flip Flop darbības
Nākamais T flip flopa stāvoklis ir līdzīgs pašreizējam stāvoklim, kad T ievade ir iestatīta uz false vai 0.
- Ja pārslēgšanas ievade ir iestatīta uz 0 un pašreizējais stāvoklis arī ir 0, nākamais stāvoklis būs 0.
- Ja pārslēgšanas ievade ir iestatīta uz 0 un pašreizējais stāvoklis ir 1, nākamais stāvoklis būs 1.
Nākamais flip flopa stāvoklis ir pretējs pašreizējam stāvoklim, kad pārslēgšanas ieeja ir iestatīta uz 1.
- Ja pārslēgšanas ievade ir iestatīta uz 1 un pašreizējais stāvoklis ir 0, nākamais stāvoklis būs 1.
- Ja pārslēgšanas ievade ir iestatīta uz 1 un pašreizējais stāvoklis ir 1, nākamais stāvoklis būs 0.
'T Flip Flop' tiek pārslēgts, kad iestatīšanas un atiestatīšanas ievadi alternatīvi maina ienākošais trigeris. “T Flip Flop” ir nepieciešami divi trigeri, lai pabeigtu pilnu izejas viļņu formas ciklu. “T Flip Flop” radītās izejas frekvence ir puse no ieejas frekvences. 'T Flip Flop' darbojas kā 'frekvences dalītāja ķēde'.
“T Flip Flop” statuss pie pielietotā sprūda impulsa tiek definēts tikai tad, kad ir definēts iepriekšējais stāvoklis. Tas ir galvenais 'T Flip Flop' trūkums.
'T flip flop' var būt izstrādāts no 'JK Flip Flop', 'SR Flip Flop' un 'D Flip Flop', jo 'T Flip Flop' nav pieejams kā IC. 'T Flip Flop' blokshēma, izmantojot 'JK Flip Flop', ir parādīta zemāk:
